共计 1589 个字符，预计需要花费 4 分钟才能阅读完成。
概述
硅晶圆的不同晶向（如〈100〉、〈110〉、〈111〉）对应晶体学中的不同晶格平面，在电子迁移率、氧化速率、刻蚀各向异性、机械裂解等方面表现出显著差异，这些差异直接影响半导体器件的性能与工艺选择 。本文将分别从 晶向基本概念、载流子迁移率、氧化行为、各向异性刻蚀、机械性能与裂解、应用场景及晶向识别 六个方面进行详细阐述。
晶向基本概念
在单晶硅的金刚石立方结构中，晶向以米勒指数 (Miller indices) 表示，最常见的有 (100)、(110) 和 (111) 三类 。
- 〈100〉 平面对应 Si 晶体面上原子排列呈正方形格点，每个面上原子密度约为 6.78×1014cm2；
- 〈110〉 平面呈矩形格点，原子密度约为 9.59×1014cm2；
- 〈111〉 平面呈紧密三角形格点，原子密度最高，约为 15.66×1014cm2。
不同晶向的表面能、原子间距和表面原子密度各不相同，为后续的工艺表现奠定了基础 。
电子迁移率与载流子行为
1. 电子迁移率 (Electron Mobility)
- 〈100〉 晶向下，电子迁移率最高，约为 1500cm2/Vs，且对应高场区载流子饱和速度优势明显，有利于 NMOS 器件的高速驱动。
- 〈111〉 晶向下，电子迁移率相对较低，大约只有 〈100〉 晶向的 70–80%，因此在高性能逻辑中较少使用。
2. 空穴迁移率 (Hole Mobility)
- 〈110〉 晶向下，空穴迁移率最高，可比 〈100〉 提高约 20–30%，因而在 PMOS 或 FinFET 的鳍壁方向常采用〈110〉晶圆，以提升空穴驱动能力。
- 在纳米线等极薄结构中，〈111〉 与〈110〉 晶向的 p 型纳米线可在直径缩小至 3 nm 时获得高达 4 倍空穴迁移率的增强，优于〈100〉晶向
氧化行为
- 热氧化速率在不同晶向上具有显著差异，一般遵循：
(111) < (100)< (110）.
其中，〈100〉 晶向在相同氧化条件下可生成比〈111〉 晶向厚约 10–20% 的氧化层，而〈110〉 晶向的生长速率又略高于〈100〉 。
这种差异源自表面原子密度和化学反应活性的不同，直接影响阱栅氧化层厚度均匀性与 EOT 可控性 。
各向异性刻蚀
- 湿法各向异性刻蚀中，以 KOH 溶液为例，其在〈100〉 平面的刻蚀速率约为〈111〉 平面的 400 倍，TMAH 刻蚀速率比约为 37 倍，EDP 刻蚀比约为 17 倍，均表现出对〈111〉面的强烈钝化效应。
- 在 〈100〉 晶圆上通过方形开口刻蚀，可得到以 {111} 面为侧壁、底部为 {100} 面的金字塔状或 V 型槽结构，侧壁与底面的夹角为 57.3。
此特性被广泛用于 MEMS 晶体微加工与微流控结构制造中。
机械性能与裂解
裂解行为 (Cleavage)：
- 〈100〉 晶圆在外力作用下沿 {110} 面断裂，形成四边形或矩形碎片（90°裂解）；
- 〈111〉 晶圆则沿 {111} 面断裂，碎片呈三角形（60°裂解），因表面原子最密，因此强度最高。
〈111〉 晶圆因机械断裂时碎裂形态复杂，不利于大面积自动分割，但在功率器件和 MEMS 中因机械强度更优而被采用。
应用场景与工艺选择
| 晶向 | 主流应用 |
|---|---|
| 〈100〉 | 高性能 CMOS 逻辑与存储芯片的主流方向 |
| 〈110〉 | FinFET 鳍壁方向（提升 PMOS 性能） |
| 〈111〉 | 功率器件、MEMS 及特殊硅外延衬底 |
在大尺寸晶圆（≥200 mm）上，不再切平边缘而改用激光打缺口标识晶向；小尺寸晶圆（<200 mm）则通过一对平边（flat）标识晶向与掺杂类型 。
晶向识别方法
平边和缺口 (Flat & Notch)：
- 小晶圆使用双平边（不同角度表示晶向和掺杂）；
- 大晶圆（≥200 mm）仅用单一小缺口标识晶向，不再指示掺杂类型；
- 450 mm 晶圆依赖激光刻写的微小结构标识晶向。
通过以上各方面对比，可以看出不同晶向在微观结构和宏观工艺表现上的巨大差异，工程师可根据器件类型和工艺需求，在〈100〉、〈110〉与〈111〉晶向之间进行权衡与选择，以达到最优的性能与良率。
